반도체 / EDA
- 상위 섹터: [[Research_DB/Sectors/반도체]]
Companies (Dataview)
TABLE company, market, ticker, spotlight_tech, updated
FROM "Research_DB/개별종목"
WHERE sector = this.sector AND value_chain = this.value_chain AND status = "current"
SORT updated DESC
LIMIT 200
핵심 플레이어 (티커 + 한줄 설명)
| 티커 | 기업명 | 한줄 설명 |
|---|
| SNPS | Synopsys | EDA 빅2 중 1위, 설계 자동화·IP 포트폴리오 최강 |
| CDNS | Cadence Design Systems | EDA 빅2 중 2위, 시스템 설계·검증 툴 선도 |
| SIEMENS EDA | Siemens EDA (Mentor) | 빅3 완성, PCB·IC 패키지 설계 강점 |
| ANSYS | ANSYS (ANSS) | 시뮬레이션 기반 EDA 보완, Synopsys 인수 추진 |
경쟁 구도 (선도자 vs 도전자)
- 선도자: Synopsys + Cadence 가 글로벌 EDA 시장 약 70~75% 점유, 사실상 과점 구조
- 도전자: Siemens EDA(구 Mentor)가 3위 유지, PCB·시스템급 설계에서 틈새 공략
- 중국 내 화다구펀(华大九天) 등 로컬 EDA 업체가 제재 이후 국산화 수요로 빠르게 성장 중
- AI 스타트업(e.g., Synopsys.ai, Cadence Cerebrus) 등이 AI-EDA 서브시장 개척 시도
모멘텀 / 촉매 (2026 Q1)
- GAA 3nm 이하 설계 복잡도 급증 — 게이트-올-어라운드 구조 전환으로 EDA 툴 업그레이드 사이클 가속
- AI 기반 자동 설계(AI-EDA) 확산 — Synopsys DSO.ai, Cadence Cerebrus 등 생성형 AI 적용 설계 단축
- Synopsys의 ANSYS 인수 완료 임박 — 전기·열·구조 시뮬레이션 통합으로 풀스택 EDA 생태계 구축
- 첨단 패키징(chiplet) 설계 수요 — 2.5D/3D 칩렛 설계를 위한 멀티다이 EDA 툴 신규 수요
- 미국 팹 투자 확대 — TSMC·인텔·삼성 미국 팹 가동으로 현지 설계 지원 계약 확대
리스크
| 리스크 항목 | 내용 | 영향도 |
|---|
| 미중 수출규제 | Synopsys·Cadence 중국 매출 비중 20%+, 규제 강화 시 매출 타격 | 상 |
| 오픈소스 EDA 확산 | OpenROAD 등 오픈소스 툴 품질 향상으로 중저가 시장 잠식 가능성 | 중 |
| 인수합병 규제 리스크 | Synopsys-ANSYS 합병 독점 심사 지연·무산 가능성 | 중 |
| 설계 사이클 둔화 | 팹리스 업체 투자 축소 시 신규 EDA 라이선스 계약 감소 | 하 |
Technology Links
- [[Technology/Semiconductors/EDA]]
<!-- AUTO:WINNERS -->
(자동 업데이터가 채웁니다)
<!-- /AUTO:WINNERS -->