EDA (Electronic Design Automation)

🎯 기술 요약

• 한 줄 정의: 칩 설계/검증/물리 구현을 위한 EDA 소프트웨어 스택.
• 핵심 가치: 반도체 설계의 필수 인프라, 빅2(Synopsys·Cadence) 과점 구조로 강력한 모트 보유.

기술 정의/원리

반도체 회로의 논리 설계(RTL), 시뮬레이션, 타이밍·전력 검증, 물리적 배치·배선(P&R), 최종 DRC/LVS 검증까지 전 설계 플로우를 자동화하는 소프트웨어 툴이다. 파운드리별 PDK(Process Design Kit)와 연동되며, GAA·3DIC 등 공정 복잡도 증가로 EDA 툴 구독 단가가 꾸준히 상승하고 있다. AI 기반 EDA(Generative Design, ML-assisted routing)가 초기 상용화 단계.

현재 성숙도

TRL 9 (표준 EDA 완전 성숙), AI-EDA는 TRL 6~7 (초기 상용화)

• Synopsys DSO.ai, Cadence Cerebrus: AI 기반 PPA 최적화 툴 상용 출시
• 3DIC/칩렛 설계 지원(Synopsys 3DIC Compiler 등): 점진적 채택 확대
• 양자 컴퓨팅·포토닉스용 EDA: TRL 3~4, 연구 단계

주요 기업/연구기관

투자 관점 포인트

1. GAA 전환으로 설계 복잡도 증가: GAA(나노시트) 공정은 FinFET 대비 설계 검증 스텝 2~3배 증가 → Synopsys·Cadence 라이선스 단가 인상, 계약 규모 확대.
2. 과점 모트 강화: 빅2의 합산 시장 점유율 70%+, 고객 전환 비용(switching cost)이 극히 높아 경기 침체에도 매출 방어력 우수.
3. AI-EDA 새로운 성장 동력: AI 기반 설계 자동화가 설계 생산성을 10x 향상 → 팹리스 고객의 EDA 툴 의존도 심화, 고부가 구독 모델 확대.

2026 핵심 이벤트/마일스톤

1. Synopsys의 Ansys 인수 규제 최종 승인/부결: 승인 시 EDA+시뮬레이션 통합 소프트웨어 공룡 탄생, 부결 시 독립 성장 경로 유지.
2. AI-EDA 상용 채택 확대: Synopsys DSO.ai·Cadence Cerebrus의 주요 팹리스(Qualcomm·Broadcom·Apple) 채택 사례 증가 → 구독 단가 레벨업.
3. 미국 수출 규제 EDA 포함 여부: 미국 정부가 EDA 소프트웨어를 중국 수출 통제 대상으로 확대할 가능성, 중국향 매출(약 10~15%) 리스크.

💰 왜 지금 주목(투자 포인트)

• AI/칩렛/3DIC로 설계 복잡도↑ → EDA는 반복매출(subscription) 구조로 수혜.
• 빅2 과점 구조로 경기 방어력 우수, AI-EDA가 추가 성장 레버.

📏 KPI (3개)

1. ACV(연간 계약 가치)/구독 매출 성장률
2. 고객 R&D 지출/테이프아웃 수
3. AI-EDA 신규 제품(3DIC/시뮬레이션) 채택률

👀 모니터링 (3개)

1. 대형 팹리스/시스템사의 설계 투자 동향
2. 미국 수출 규제(EDA 소프트웨어 포함 여부)
3. 빅2 경쟁 점유율 변화 및 M&A 동향

🔗 관련 회사 (Dataview)

TABLE company, market, ticker, sector, value_chain, updated
FROM "Research_DB/개별종목"
WHERE contains(spotlight_tech, this.file.link)
SORT updated DESC
LIMIT 200

Companies Exposed

(자동 업데이터가 채웁니다)